Étude et Réalisation (ER) - Semestre 3

PART A - Présentation Générale du Cours

Contexte et objectifs

Projet majeur S3 : conception et réalisation d’un télémètre ultrasonique intégrant électronique analogique (amplification, filtrage), numérique (VHDL/FPGA) et traitement du signal. Projet pluridisciplinaire mobilisant toutes les compétences GEII.

Objectifs :

Prérequis

PART B: EXPÉRIENCE, CONTEXTE ET FONCTION

Système Télémètre Ultrasonique

Principe : Mesure de distance par temps de vol d’ondes ultrasoniques (40 kHz typique). Distance = (c × Δt) / 2, où c ≈ 340 m/s

Architecture :

[FPGA/CPLD] → [Driver] → [Transducteur TX]
                             ↓ ondes US
                          [Cible]
                             ↓ écho
[FPGA] ← [Comparateur] ← [Filtrage] ← [Ampli] ← [Transducteur RX]
   ↓
[Affichage LCD / UART]

Module 1 : Chaîne d’émission

Génération burst 40 kHz :

Électronique :

Module 2 : Chaîne de réception

Transducteur RX :

Préamplification :

Détection d’enveloppe :

Comparateur à seuil :

Module 3 : Traitement numérique VHDL

FSM de contrôle :

  1. IDLE : attente commande
  2. EMIT : génération burst TX
  3. WAIT_ECHO : comptage temps (counter++)
  4. ECHO_DETECTED : calcul distance
  5. DISPLAY : mise à jour affichage

Compteur temps de vol :

Calcul distance :

Interface :

Module 4 : Intégration PCB

PCB 4 couches :

Règles de conception :

Alimentation :

PART C: ASPECTS TECHNIQUES

Réalisation pratique

Phase 1 : Prototypage breadboard

Phase 2 : Simulation Proteus

Phase 3 : Conception PCB (Altium/KiCad)

Phase 4 : Fabrication et assemblage

Phase 5 : Tests et validation

Outils utilisés

PART D: ANALYSE ET RÉFLEXION

Évaluation

Livrables (100%) :

Critères qualité :

Compétences acquises

Applications métier

📚 Contenu du cours

Projet Télémètre

Description du projet

Conception d’un télémètre ultrasonique intégrant :

Architecture système

Partie émission :

Partie réception :

Traitement numérique :

Partie logique (VHDL) :

Conception électronique

Amplification et conditionnement

Génération de signaux

Alimentations

Conception numérique VHDL

Architecture FPGA/CPLD

Modules VHDL

Simulation et validation

Conception PCB avancée

Multicouches

Considérations RF

DFM et DFT

🛠️ Réalisation pratique

Prototypage

Fabrication

Assemblage

Mise au point

💻 Outils utilisés

CAO Électronique

VHDL et FPGA

Mesure et test

📊 Évaluation

🔗 Liens avec d’autres cours

📐 Spécifications techniques

Performances visées

Contraintes

💡 Défis techniques

Électronique analogique

Numérique

Mécanique/Acoustique

📖 Compétences développées

🎯 Livrables du projet

Documentation technique

  1. Cahier des charges détaillé
  2. Schémas électroniques commentés
  3. Code VHDL documenté
  4. Layout PCB avec nomenclature
  5. Rapport de tests et mesures
  6. Manuel d’utilisation

Réalisations

⚠️ Points d’attention

Sécurité

Qualité

Débogage

🔧 Méthode de travail

Phase 1 : Étude (2 semaines)

Phase 2 : Conception (3 semaines)

Phase 3 : Réalisation (3 semaines)

Phase 4 : Validation (2 semaines)

📚 Ressources