💼 Alternance & Stage

Projets Professionnels

Mini-projets techniques réalisés au cours de mes 3 ans d'alternance et de mon stage d'ingénieur, dans le secteur de l'automobile embarqué.

← Retour à l'accueil
🔒

SecESM – Secure Event Storage Manager

Schaeffler · Oct. 2024 – Sept. 2025 · PFE

▼

Développement d'un composant logiciel embarqué C pour la gestion sécurisée des événements de sécurité dans les ECUs automobiles, au sein de l'équipe EAP (ECU Access Protection), conformément aux standards AUTOSAR Classic et ISO 21434.

C AUTOSAR Classic Cybersécurité ISO 21434 HSM
Outils & Technologies
C AUTOSAR Classic HSM H2H (Host↔HSM) IDSM NvM RTE CryIf / CSM Tresos / Cessar Collaborator Polarion Axivion Git
Compétences développées
  • Conception du composant SecESM en C sur plateforme AUTOSAR Classic : gestion de la pile d'événements de sécurité, persistance NvM, interfaces RTE
  • Intégration des services cryptographiques CryIf/CSM : AES, CMAC, SHA-256 pour la signature et la vérification des événements stockés
  • Communication H2H (Host↔HSM) pour déléguer les opérations cryptographiques au Hardware Security Module
  • Interaction avec l'IDSM (Intrusion Detection System Manager) pour la remontée d'événements de sécurité
  • Configuration ECU avec Tresos/Cessar, revue de code sur Collaborator, suivi qualité sur Polarion et analyse statique Axivion
  • Travail en équipe EAP (ECU Access Protection) en méthodologie Agile (sprints)
Défis techniques
Concevoir un composant embarqué générique en C sur AUTOSAR Classic garantissant l'intégrité cryptographique de chaque événement de sécurité stocké, tout en respectant les contraintes temps réel et mémoire d'un ECU automobile. La délégation des opérations au HSM via le canal H2H impliquait une gestion fine des latences et des erreurs de communication.
🤖

Automatisation des Tests ECU

Vitesco Technologies · Sept. 2022 – Sept. 2024 · Alternance

▼

Développement de 56 scripts Python automatisant les tests ECRP et OTAM pour la reprogrammation des ECUs, ainsi que la correction de violations MISRA-C/CERT-C via l'outil Axivion, dans un contexte d'alternance de 2 ans.

Python Jenkins MISRA / CERT-C ECU Axivion Polarion
Outils & Technologies
Python 3 Jenkins CI/CD CMM / Lauterbach PRACTICE Trace32 TestExecutor Contest Axivion Polarion C (MISRA-C) Git
Compétences développées
  • Développement de 56 scripts Python automatisant les tests de reprogrammation ECU (ECRP) et de mise à jour OTA (OTAM), intégrés à Jenkins pour exécution nocturne
  • Utilisation du framework interne Contest et de l'outil TestExecutor pour piloter et valider les séquences de test
  • Débogage bas niveau avec CMM/Lauterbach PRACTICE et Trace32 : inspection mémoire, points d'arrêt, traçage d'exécution
  • Correction de violations MISRA-C:2012 et CERT-C identifiées par Axivion : analyse statique, revue et correction du code embarqué C
  • Suivi qualité et traçabilité des exigences sur Polarion, travail en équipe internationale (France, Allemagne, Inde)
Défis techniques
Rendre les 56 scripts de test robustes et maintenables face à la diversité des configurations ECU (ECRP vs OTAM), tout en intégrant les résultats dans un pipeline Jenkins fiable. La correction systématique des violations MISRA-C/CERT-C avec Axivion nécessitait une compréhension approfondie des règles de codage sans dégrader les fonctionnalités existantes.
💾

Validation MCU Renesas RH850/U2B

Vitesco Technologies · Juil. – Sept. 2024 · Mission Iasi, Roumanie

▼

Portage et validation des scripts de gestion mémoire Flash (Code Flash + Data Flash) sur le nouveau MCU Renesas RH850/U2B, dans le cadre d'un projet de réduction de dépendance fournisseur (remplacement de l'Infineon TC39), avec un rôle d'intermédiaire entre les équipes France et Roumanie.

C Renesas RH850/U2B Flash Memory CMM Validation
Outils & Technologies
C Renesas RH850/U2B CMM Data Flash CMM Code Flash Lauterbach TRACE32 Jenkins Git Polarion
Compétences développées
  • Analyse du datasheet Renesas RH850/U2B pour comprendre les registres de contrôle Flash, les timings et les modes d'accès
  • Développement et adaptation des scripts CMM pour la gestion de la Data Flash et de la Code Flash sur le nouveau MCU
  • Validation fonctionnelle complète : tests de lecture, écriture et effacement sur les deux types de mémoire Flash
  • Rôle d'intermédiaire technique entre l'équipe de Toulouse (France) et l'équipe locale de Iasi (Roumanie) : coordination, traduction des exigences et remontée des résultats
  • Débogage avec Lauterbach TRACE32 : inspection mémoire et vérification des séquences d'initialisation
Défis techniques
S'approprier rapidement le datasheet du Renesas RH850/U2B — un MCU inconnu jusque-là — pour adapter les scripts CMM existants sans documentation interne préalable. Le rôle d'intermédiaire bilingue entre Toulouse et Iasi impliquait de centraliser les décisions techniques et d'assurer la cohérence des exigences dans les deux sens, dans un délai de mission court.
⚙️

Banc de Tests Électroniques VAL208NG

Siemens · Avr. – Juil. 2022 · Stage ingénieur

▼

Analyse du système de rack frein ferroviaire VAL208NG et développement d'un banc de tests complet pour la carte entrées-sorties. Rédaction des procédures et validation fonctionnelle des cartes électroniques.

Électronique PCB Banc de Tests Ferroviaire LabVIEW
Outils & Technologies
Altium Designer LabVIEW Oscilloscope Analyseur logique Multimètre / LCR-mètre Générateur de signaux MS Excel
Compétences développées
  • Lecture et analyse schématique de la carte IO du rack frein VAL208NG : alimentation, signaux TOR (Tout-Ou-Rien), entrées analogiques 4-20 mA
  • Conception du câblage du banc de test et sélection des équipements de mesure adaptés aux niveaux de tension ferroviaires
  • Développement d'une interface LabVIEW pour piloter le banc et enregistrer automatiquement les mesures
  • Rédaction des procédures de test et fiches de validation selon les normes qualité Siemens
  • Tests fonctionnels complets : validation des entrées/sorties TOR, linéarité des voies analogiques, immunité aux perturbations
Défis techniques
Comprendre rapidement l'architecture complexe d'un système ferroviaire critique (rack frein VAL208NG) en tant que stagiaire, et concevoir un banc de test fiable et reproductible respectant les contraintes de sécurité ferroviaire. La principale difficulté était de couvrir l'ensemble des cas de test en un minimum de temps tout en documentant chaque résultat avec le niveau de rigueur requis.