

6. Application à la Logique Combinatoire

6.1 Passage d'une fonction logique vers une table de vérité simple ou à variables introduites

Toute fonction logique combinatoire peut être transformée en une table de vérité simple ou à variables introduites par application du théorème d'expansion de Shannon.

Théorème d'expansion de Shannon

Toute fonction logique combinatoire peut être décomposée suivant une ou plusieurs variables :

$$\begin{aligned} F(x_0, \dots, x_n) &= \overline{x_0} \cdot F(0, x_1, \dots, x_n) + x_0 \cdot F(1, x_1, \dots, x_n) \\ &= \dots \text{ (cf. Théorème d'expansion de Shannon généralisé)} \end{aligned}$$

✎ **Exemples :** On considère la fonction $f(A, B, C) = \overline{A}\overline{B} + \overline{A}.C + A\overline{B}\overline{C}$
Donner la table de vérité en considérant comme variables principales :

a) A, B et C				b) A et B			c) A (seule)	
A	B	C	F	A	B	F	A	F
0	0	0		0	0		0	
0	0	1		0	1		1	
0	1	0		1	0			
0	1	1		1	1			
1	0	0						
1	0	1						
1	1	0						
1	1	1						

6.2 Modèle de référence : table de vérité

Le modèle de référence de la logique combinatoire est la table de vérité. Nous pouvons structurer la table de vérité selon l'organisation des entrées et /ou les valeurs stockées dans la table.

Dans la table de vérité simple, on peut stocker les valeurs 0, 1 ou x (non spécifiée). Pour la valeur non spécifiée, la fonction est indifférente qu'elle vaille 0 ou 1. En général, on exploite cet état de fait pour la simplification.

Dans une table de vérité avec variables introduites, le 0, 1 et x peuvent être remplacés par des expressions logiques. L'intérêt de la table de vérité à variables introduites est de réduire le nombre de lignes de la table de vérité simple équivalente. Par ailleurs, cette table de vérité à variables introduites se prête bien aux instructions de langage de description matérielle.



Nous distinguerons 2 tables de vérité :
 - Table de vérité **simple avec ou sans priorité**.
 - Table de vérité **à variables introduites avec ou sans priorité**.

Dans tous les cas, les valeurs non spécifiées peuvent être des valeurs possibles dans la table.

Une table de vérité sans priorité signifie que toutes les combinaisons des entrées principales de la table sont explicitement décrites dans celle-ci. Exemple ci-contre Les combinaisons de A et B sont toutes exprimées.	Exemple : table simple <table><tr><th>A</th><th>B</th><th>f</th></tr><tr><td>0</td><td>0</td><td>0</td></tr><tr><td>0</td><td>1</td><td>1</td></tr><tr><td>1</td><td>0</td><td>X</td></tr><tr><td>1</td><td>1</td><td>1</td></tr></table>	A	B	f	0	0	0	0	1	1	1	0	X	1	1	1	Exemple table à variables introduites <table><tr><th>A</th><th>B</th><th>f</th></tr><tr><td>0</td><td>0</td><td>C + D</td></tr><tr><td>0</td><td>1</td><td>1</td></tr><tr><td>1</td><td>0</td><td>X</td></tr><tr><td>1</td><td>1</td><td>E.F</td></tr></table>	A	B	f	0	0	C + D	0	1	1	1	0	X	1	1	E.F		
A	B	f																																
0	0	0																																
0	1	1																																
1	0	X																																
1	1	1																																
A	B	f																																
0	0	C + D																																
0	1	1																																
1	0	X																																
1	1	E.F																																
Une table de vérité avec priorité signifie que pour certaines combinaisons des entrées principales, certaines entrées sont plus importantes que d'autres: - Hiérarchisation des entrées. - Combinaisons des entrées moins prioritaires notées ‘x’ - Table incomplètement spécifiée ou non.	Exemple : table simple <table><tr><th>A</th><th>B</th><th>f</th></tr><tr><td>0</td><td>x</td><td>0</td></tr><tr><td>1</td><td>0</td><td>1</td></tr><tr><td>1</td><td>1</td><td>0</td></tr></table>	A	B	f	0	x	0	1	0	1	1	1	0	Exemple table à variables introduites <table><tr><th>sraz</th><th>sload</th><th>en</th><th>Id[]</th></tr><tr><td>1</td><td>x</td><td>x</td><td>0</td></tr><tr><td>0</td><td>1</td><td>x</td><td>E[]</td></tr><tr><td>0</td><td>0</td><td>1</td><td>Iq[]+1</td></tr><tr><td>0</td><td>0</td><td>0</td><td>Iq[]</td></tr></table>	sraz	sload	en	Id[]	1	x	x	0	0	1	x	E[]	0	0	1	Iq[]+1	0	0	0	Iq[]
A	B	f																																
0	x	0																																
1	0	1																																
1	1	0																																
sraz	sload	en	Id[]																															
1	x	x	0																															
0	1	x	E[]																															
0	0	1	Iq[]+1																															
0	0	0	Iq[]																															

Exemples 1 : Table de vérité sans priorité

- Table de vérité simple

Décodeur 1 parmi 8		Table de vérité																																																																																																														
Deco_1p8 		<table><tr><th colspan="3">Entrées</th><th colspan="8">Sorties</th></tr><tr><th>A2</th><th>A1</th><th>A0</th><th>Y7</th><th>Y6</th><th>Y5</th><th>Y4</th><th>Y3</th><th>Y2</th><th>Y1</th><th>Y0</th></tr><tr><td>0</td><td>0</td><td>0</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr><tr><td>0</td><td>0</td><td>1</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr><tr><td>0</td><td>1</td><td>0</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr><tr><td>0</td><td>1</td><td>1</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr><tr><td>1</td><td>0</td><td>0</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr><tr><td>1</td><td>0</td><td>1</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr><tr><td>1</td><td>1</td><td>0</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr><tr><td>1</td><td>1</td><td>1</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></tr></table>	Entrées			Sorties								A2	A1	A0	Y7	Y6	Y5	Y4	Y3	Y2	Y1	Y0	0	0	0									0	0	1									0	1	0									0	1	1									1	0	0									1	0	1									1	1	0									1	1	1								
Entrées			Sorties																																																																																																													
A2	A1	A0	Y7	Y6	Y5	Y4	Y3	Y2	Y1	Y0																																																																																																						
0	0	0																																																																																																														
0	0	1																																																																																																														
0	1	0																																																																																																														
0	1	1																																																																																																														
1	0	0																																																																																																														
1	0	1																																																																																																														
1	1	0																																																																																																														
1	1	1																																																																																																														

Description en VHDL

Table de vérité sans priorité donc utilisation de l'instruction d'assignation sélective du mode concurrent (**with select**)

Deux modes de calcul :

Calcul sur tout le vecteur

Calcul pour chaque bit du vecteur

```
with A select
  Y  <= "00000001" when "000",
        "00000010" when "001",
        "00000100" when "010",
        "00001000" when "011",
        "00010000" when "100",
        "00100000" when "101",
        "01000000" when "110",
        "10000000" when others;
```

2 versions possibles :
le « when ...others » peut être utilisé différemment

```
with A select
  Y  <= "00000001" when "000",
        "00000010" when "001",
        "00000100" when "010",
        "00001000" when "011",
        "00010000" when "100",
        "00100000" when "101",
        "01000000" when "110",
        "10000000" when "111",
        "00000000" when others;
```

```
Y(0) <= '1' when A = "000" else
        '0';
Y(1) <= '1' when A = "001" else
        '0';
Y(2) <= '1' when A = "010" else
        '0';
Y(3) <= '1' when A = "011" else
        '0';
Y(4) <= '1' when A = "100" else
        '0';
Y(5) <= '1' when A = "101" else
        '0';
Y(6) <= '1' when A = "110" else
        '0';
Y(7) <= '1' when A = "111" else
        '0';
```

- Table de vérité à variables introduites

Exemple table de vérité à variables introduites

A	B	S
0	0	C + D
0	1	1
1	0	X
1	1	E.F

```
architecture ar of test is
    signal I : std_logic_vector (1 downto 0);
begin

    I <= A & B;

    with I select
        S <= C OR D when "00",
            '1'      when "01",
            X        when "10",
            E AND F when others;

end architecture;
```

Remarque :

Lorsque les expressions par exemple C or D sont complexes alors on définit des signaux intermédiaires pour les évaluer à part.

Exemples 2 : Table de vérité avec priorité

- Table de vérité simple

Encodeur de priorité




Table de vérité

Entrées								Sorties		
d0	d1	d2	d3	d4	d5	d6	d7	Code2	Code1	Code0
1	x	x	x	x	x	x	x	0	0	0
0	1	x	x	x	x	x	x	0	0	1
0	0	1	x	x	x	x	x	0	1	0
0	0	0	1	x	x	x	x	0	1	1
0	0	0	0	1	x	x	x	1	0	0
0	0	0	0	0	1	x	x	1	0	1
0	0	0	0	0	0	1	x	1	1	0
0	0	0	0	0	0	0	1	1	1	1


Description en VHDL

Table de vérité avec priorité donc utilisation de l'instruction d'assignation conditionnelle du mode concurrent (**when else**)

```
Code <= "000" when d(0) = '1' else
        "001" when d(1) = '1' else
        "010" when d(2) = '1' else
        "011" when d(3) = '1' else
        "100" when d(4) = '1' else
        "101" when d(5) = '1' else
        "110" when d(6) = '1' else
        "111" when d(7) = '1' else
        "000";
```


Fonction DECODAGE

- **Application au décodeur 1p4 avec entrée de validation active niveau haut et sorties actives niveau bas**



Autre codage possible :

```
library ieee;
use      ieee.std_logic_1164.all;
use      ieee.std_logic_unsigned.all;

entity Decolp4 is
port(
    A  : in std_logic_vector (1 downto 0);
    en : in std_logic;
    Yb :out std_logic_vector (3 downto 0)
);
end entity;

architecture ar of Decolp4 is
begin
    Yb(0) <= '0' when A = "00" and en='1' else
        '1';
    Yb(1) <= '0' when A = "01" and en='1' else
        '1';
    Yb(2) <= '0' when A = "10" and en='1' else
        '1';
    Yb(3) <= '0' when A = "11" and en='1' else
        '1';

end architecture;
```

Autre codage possible :

```
library ieee;
use      ieee.std_logic_1164.all;
use      ieee.std_logic_unsigned.all;

entity Decolp4 is
port(
    A  : in std_logic_vector (1 downto 0);
    en : in std_logic;
    Yb :out std_logic_vector (3 downto 0)
);
end entity;

architecture ar of Decolp4 is
begin
    Yb(0) <= not en when A = "00" else
        '1';
    Yb(1) <= not en when A = "01" else
        '1';
    Yb(2) <= not en when A = "10" else
        '1';
    Yb(3) <= not en when A = "11" else
        '1';

end architecture;
```

Autre codage possible :

```
library ieee;
use      ieee.std_logic_1164.all;
use      ieee.std_logic_unsigned.all;

entity Decolp4 is
port(
    A  : in std_logic_vector (1 downto 0);
    en : in std_logic;
    Yb :out std_logic_vector (3 downto 0)
);
end entity;

architecture ar of Decolp4 is
begin
    Yb <= "1111" when en = '0' else
        "1110" when A = "00" else
        "1101" when A = "01" else
        "1011" when A = "10" else
        "0111" ;
end architecture;
```

- Application au décodeur 7 segments avec entrée de validation active niveau haut et sorties actives niveau haut

Vue fonctionnelle usuelle

Vue composant à construire

Table de vérité (simple)

en	E(3..0)	Seg(6..0)
0	*	0000000
1	0 0 0 0	0111111
	0 0 0 1	0000110
	0 0 1 0	1001111
	0 0 1 1	1100110
	...	...
	1 1 1 0	1111001
	1 1 1 1	1110001

Instruction VHDL

with select

Codage en VHDL

```

library ieee;
use      ieee.std_logic_1164.all;
use      ieee.std_logic_unsigned.all;

entity Deco7seg is
port(
    en : in  std_logic;
    E  : in  std_logic_vector (3 downto 0);
    seg: out std_logic_vector (6 downto 0)
);
end entity;

architecture ar of Deco7seg is
signal I : std_logic_vector (4 downto 0);
begin

    I <= en & E;

    with I select
        seg <= "0111111"   when "10000",
               "0000110"   when "10001",
               "1011011"   when "10010",
               "1001111"   when "10011",
               "1100110"   when "10100",
               "1101101"   when "10101",
               "1111101"   when "10110",
               "0000111"   when "10111",
               "1111111"   when "11000",
               "1101111"   when "11001",
               "1110111"   when "11010",
               "1111100"   when "11011",
               "0111001"   when "11100",
               "1011110"   when "11101",
               "1111001"   when "11110",
               "1110001"   when "11111",
               "0000000"   when others;

end architecture;




```

Fonction CALCUL

- Additionneur 1 bit

</

- Additionneur 4 bits

Vue fonctionnelle usuelle  Vue composant à construire 	Principe : $\begin{array}{r} Ri \\ A3\ A2\ A1\ A0 \\ +\ B3\ B2\ B1\ B0 \\ \hline Ro\ S3\ S2\ S1\ S0 \end{array}$ Exemple : <table style="margin: auto; border-collapse: collapse;"> <tr><td></td><td></td><td></td><td></td><td style="border: 1px solid black; padding: 2px;">1</td></tr> <tr><td></td><td style="border: 1px solid black; padding: 2px;">0</td><td style="border: 1px solid black; padding: 2px;">1</td><td style="border: 1px solid black; padding: 2px;">0</td><td style="border: 1px solid black; padding: 2px;">1</td></tr> <tr><td></td><td style="border: 1px solid black; padding: 2px;">0</td><td style="border: 1px solid black; padding: 2px;">1</td><td style="border: 1px solid black; padding: 2px;">0</td><td style="border: 1px solid black; padding: 2px;">1</td></tr> <tr><td style="text-align: right;">+</td><td style="border: 1px solid black; padding: 2px;">0</td><td style="border: 1px solid black; padding: 2px;">1</td><td style="border: 1px solid black; padding: 2px;">0</td><td style="border: 1px solid black; padding: 2px;">1</td></tr> <tr><td></td><td style="border: 1px solid black; padding: 2px;">0</td><td style="border: 1px solid black; padding: 2px;">1</td><td style="border: 1px solid black; padding: 2px;">0</td><td style="border: 1px solid black; padding: 2px;">1</td></tr> </table> Vue interne :  Instruction VHDL - instance de composant (instanciation) - portmap					1		0	1	0	1		0	1	0	1	+	0	1	0	1		0	1	0	1
				1																						
	0	1	0	1																						
	0	1	0	1																						
+	0	1	0	1																						
	0	1	0	1																						

Codage en VHDL

```

library ieee;
use      ieee.std_logic_1164.all;
use      ieee.std_logic_unsigned.all;

library work;
use work.sin_pack.all;

entity Add_4bits is
port(
    A,B : in  std_logic_vector (3 downto 0);
    Ri   : in  std_logic;
    S    : out std_logic_vector (3 downto 0);
    Ro   : out std_logic
);
end entity;


architecture ar of Add_4bits is
signal iR   : std_logic_vector (2 downto 0);
begin
    u0_add1bit : add1bit
        port map (
            Ai => A(0),
            Bi => B(0),
            Ri => Ri,
            Ro => iR(0),
            Si => S(0)
        );

```

Nom d'utilisation.
Ce nom est libre, on note souvent :

- **u....** pour indiquer « utilisation »,
- puis un **indice** au cas où on utilise plusieurs fois le même composant,
- puis le **nom du composant** lors de sa création, c'est-à-dire le nom que l'on va trouver dans le package)

Vue interne :



Ai => A(0),
Bi => B(0),
Ri => Ri,
Ro => iR(0),
Si => S(0)

Il faut regarder sur le schéma les noms des signaux connectés.

A lire : « ... est connecté sur ... »

```

        u1_add1bit : add1bit
            port map (
                Ai => A(1),
                Bi => B(1),
                Ri => iR(0),
                Ro => iR(1),
                Si => S(1)
            );

        u2_add1bit : add1bit
            port map (
                Ai => A(2),
                Bi => B(2),
                Ri => iR(1),
                Ro => iR(2),
                Si => S(2)
            );

        u3_add1bit : add1bit
            port map (
                Ai => A(3),
                Bi => B(3),
                Ri => iR(2),
                Ro => Ro,
                Si => S(3)
            );
    end architecture;

```

Autre codage possible :

```

library ieee;
use      ieee.std_logic_1164.all;
use      ieee.std_logic_unsigned.all;

library work;
use work.sin_pack.all;

entity Add_4bits is
port(
    A,B : in  std_logic_vector (3 downto 0);
    Ri   : in  std_logic;
    S    : out std_logic_vector (3 downto 0);
    Ro   : out std_logic
);
end entity;

architecture ar of Add_4bits is
signal opAi, opBi, OpRi: std_logic_vector (4 downto 0);
signal Res              : std_logic_vector (4 downto 0);

begin
    opAi <= '0' & A;
    opBi <= '0' & B;
    opRi <= "0000" & Ri;





    Res <= opAi + opBi + opRi;

    Ro <= Res(4);
    S  <= Res(3 downto 0);

end architecture;

```

• Additionneur / Soustracteur 4 bits

Vue fonctionnelle usuelle  Vue composant à construire 	Principe de la soustraction : Exemple :  Bilan : <table border="0"> <tr> <td>Si addition</td> <td>Si soustraction</td> </tr> <tr> <td>Res =</td> <td>Res =</td> </tr> <tr> <td>Cout =</td> <td>Cout =</td> </tr> </table>	Si addition	Si soustraction	Res =	Res =	Cout =	Cout =
Si addition	Si soustraction						
Res =	Res =						
Cout =	Cout =						
							
	Instruction VHDL - -						
Codage en VHDL <pre> library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; library use entity add_sous_4bits is port (A, B : in std_logic_vector (3 downto 0); addb_sous : in std_logic; S : out std_logic_vector (3 downto 0); cout : out std_logic); end add_entity_4bits; </pre>							

architecture ar of add_sous_4bits is


begin

end architecture;


Fonction COMPARAISON

- Comparateur 1 bit

Vue fonctionnelle usuelle



Vue composant à construire



Principe :

Table de vérité (simple):

supi	infi	egali	Ai	Bi	S	I	E

Table de vérité (à variables introduites) :

supi	infi	egali	S	I	E

Instruction VHDL :

Codage en VHDL

```

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;

entity CMP1bit is
port (
    Ai, Bi          : in  std_logic;
    supi, infi, egali : in std_logic ;
    S, I, E         : out std_logic
);
end entity;

architecture ar of CMP1bit is
begin

end architecture;
```

Autre codages possibles :

```




library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;

entity CMP1bit is
port (
    Ai, Bi          : in  std_logic;
    supi, infi, egali : in std_logic ;
    S, I, E         : out std_logic
);
end entity;

architecture ar of CMP1bit is
begin

end architecture;
```

- Comparateur 4 bits

Vue fonctionnelle usuelle  Vue composant à construire 	Principe : Exemple : Vue interne :  Instruction VHDL <pre> - - </pre>
Codage en VHDL <pre> library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; library use entity CMP4bits is port (A, B : in std_logic_vector (3 downto 0); sup,inf,egal : out std_logic); end entity; architecture ar of CMP4bits is begin </pre>	

```
.....
.....
.....
.....
.....

.....
.....
.....
.....
.....

.....
.....
.....
.....
.....

end architecture;
```

Autre codage possible :

```
library    ieee;
use        ieee.std_logic_1164.all;
use        ieee.std_logic_unsigned.all;

entity     CMP4bits  is
port (     A, B      : in  std_logic_vector (3 downto 0);
          sup,inf,egal : out std_logic
        );
end entity;

architecture ar of CMP4bits is

begin

.....

.....

.....

.....

end architecture;
```

PACKAGE

```
library      ieee;
use          ieee.std_logic_1164.all;
use          ieee.std_logic_unsigned.all;
```

PACKAGE SIN_PACK is

```
----- Multiplexeur 4 vers 1 -----
Component mux4v1      is
    port (   E      : in std_logic_vector(3 downto 0);
            A      : in std_logic_vector(1 downto 0);
            Ymux   : out std_logic
    );
end Component ;

----- Décodeur 1 parmi 4 -----
Component deco1p4    is
    port (   en      : in std_logic;
            A      : in std_logic_vector(1 downto 0);
            Yb     : out std_logic_vector(3 downto 0)
    );
end Component ;

----- Décodeur binaire – 7 segments -----
Component deco7Seg   is
    port (   en      : in std_logic;
            E      : in std_logic_vector(3 downto 0);
            seg    : out std_logic_vector(6 downto 0)
    );
end Component ;

----- Additionneur complet 1 bit -----
Component add1bit    is
    port (   Ai, Bi  : in  std_logic;
            Si, Ro   : out std_logic
    );
end Component ;
```

end PACKAGE;